Phần tùy chỉnh

Giai đoạn này đánh dấu điểm khởi đầu của quá trình tùy chỉnh. Nhóm thiết kế chip tham gia cộng tác sâu sắc với khách hàng để xác định tất cả các thông số kỹ thuật cốt lõi:

Xác định tất cả các thông số kỹ thuật có liên quan, bao gồm ranh giới chức năng, yêu cầu về năng lực tính toán, mức tiêu thụ điện năng tối đa, loại giao diện, phạm vi nhiệt độ hoạt động và mức độ bảo mật.

Tiến hành đánh giá khả năng thích ứng quy trình dựa trên các kịch bản ứng dụng cụ thể và đưa ra các đề xuất tối ưu hóa về lựa chọn vật liệu, cơ cấu chi phí và chu trình phát triển.

Cuối cùng, tạo tài liệu đặc tả chip chính thức để làm chuẩn mực phát triển cho toàn bộ vòng đời tiếp theo của dự án.

Dựa trên tài liệu đặc tả, kỹ sư kiến ​​trúc sẽ xây dựng kiến ​​trúc-cấp cao nhất:

Xác định kiến ​​trúc chip tổng thể, phân vùng mô-đun chức năng, cấu trúc liên kết nguồn điện và các ràng buộc về thời gian tín hiệu.

Xác định việc lựa chọn lõi IP lõi và kiến ​​trúc kết nối bus, đồng thời xác định các hướng tối ưu hóa chính về hiệu suất, diện tích và mức tiêu thụ điện năng.

Tạo tài liệu thiết kế hệ thống toàn diện, xác minh mô phỏng cấp độ kiến ​​trúc-hoàn chỉnh và loại bỏ xung đột logic cấp cao nhất.

Chuyển các yêu cầu chức năng thành logic mạch có thể thực hiện được mà không liên quan đến bất kỳ chi tiết sản xuất vật lý nào trong suốt quá trình:

Viết mã bằng các ngôn ngữ mô tả phần cứng như Verilog hoặc VHDL để triển khai logic của từng mô-đun chức năng.

Bằng cách sử dụng các công cụ EDA, chúng tôi đã thực hiện hàng nghìn vòng mô phỏng chức năng để lập mô hình các điều kiện vận hành trong các tình huống khắc nghiệt nhất, đảm bảo rằng tất cả các mạch logic đều tuân thủ đầy đủ các yêu cầu thông số kỹ thuật ở mức 100%.

Cuối cùng, tạo tệp netlist tiêu chuẩn, từ đó hoàn thành quá trình chuyển đổi từ mã sang sơ đồ mạch logic.

Trong giai đoạn này, logic giao diện người dùng-được chuyển đổi thành bố cục vật lý có thể sản xuất được phù hợp cho băng từ-ra:

Hoàn thiện bố cục và định tuyến của chip, tuân thủ nghiêm ngặt các quy tắc của quy trình chế tạo tấm bán dẫn và giải quyết các thách thức vật lý như tính toàn vẹn của tín hiệu, mức tiêu thụ điện năng và sụt áp cũng như quản lý nhiệt.

Thực hiện xác minh thời gian và kiểm tra quy tắc vật lý để đảm bảo rằng bố cục hoàn toàn tuân thủ các ràng buộc sản xuất của xưởng đúc.

Tạo tệp bố cục GDSII cuối cùng, đây là tệp sản xuất cốt lõi cho băng chip-ra.

Cung cấp tệp bố cục cho xưởng đúc để hoàn tất quá trình chế tạo chip vật lý:

Xưởng đúc hoàn thiện bộ quy trình sản xuất chất bán dẫn đầy đủ-bao gồm quang khắc tấm bán dẫn và khắc axit-theo thông số kỹ thuật của GDSII và sản xuất chip trần.

Chọn loại bao bì thích hợp (ví dụ: QFN, BGA, TO-220, v.v.) dựa trên yêu cầu của ứng dụng và hoàn tất quy trình đóng gói chip.

Thực hiện kiểm tra kích thước toàn diện: kiểm tra chức năng ở nhiệt độ môi trường xung quanh, kiểm tra độ ổn định trong phạm vi nhiệt độ-rộng và kiểm tra độ bền-khi tải đầy đủ, sau đó là loại bỏ các sản phẩm bị lỗi.

Sau khi hoàn tất quá trình xác thực-sản xuất thử nghiệm hàng loạt nhỏ, quy trình sẽ chuyển sang giai đoạn sản xuất hàng loạt ổn định:

Thiết lập các quy trình thử nghiệm sản xuất hàng loạt được tiêu chuẩn hóa- để đảm bảo tính nhất quán của các chip theo lô.

Cung cấp khả năng phân phối đồng bộ các trình điều khiển và SDK phát triển cho chip, cung cấp hỗ trợ kỹ thuật liên tục và hỗ trợ khách hàng hoàn tất việc điều chỉnh sản phẩm đầu cuối.