Giới thiệu chi tiết về chip đệm đồng hồ
Chip đệm đồng hồ là các chip tương tự chuyên dụng đóng vai trò là cốt lõi của kiến trúc phân phối đồng hồ trong các hệ thống điện tử hiện đại. Chức năng chính của chúng là sao chép đồng bộ một đầu vào đồng hồ tham chiếu có độ chính xác cao- thành nhiều đầu ra đồng hồ với khả năng ổ đĩa nâng cao, từ đó giải quyết các vấn đề liên quan đến đồng bộ hóa đồng hồ và căn chỉnh nguồn-chung trong nhiều-hệ thống thiết bị. Trong các hệ thống thiếu bộ đệm xung nhịp chuyên dụng, việc kết nối trực tiếp đầu ra của bộ dao động tinh thể đơn hoặc vòng lặp khóa pha (PLL) với các chân xung nhịp của nhiều chip sẽ tạo ra những rủi ro đáng kể-chẳng hạn như suy giảm biên độ tín hiệu, lệch pha quá mức giữa các dấu vết và hiện tượng biến dạng biên được khuếch đại. Những sự cố này có thể dẫn đến mọi vấn đề, từ lỗi logic thời gian trên các thiết bị cho đến sự cố hoàn toàn trong giao tiếp giao diện tốc độ cao. Chip đệm đồng hồ là các thành phần chuyên dụng được thiết kế để giải quyết những thách thức kỹ thuật này thông qua tính năng tối ưu hóa toàn diện,{10}}từ đầu đến cuối.
Phần giới thiệu chi tiết về chip đệm Đồng hồ này có kiến trúc đường dẫn tín hiệu tương tự đối xứng hoàn toàn. Cổng đầu vào tích hợp một bộ thu-trở kháng cao, cho phép thu tín hiệu đồng hồ tham chiếu không bị suy hao từ bộ tạo dao động tinh thể ngược dòng hoặc bộ tổng hợp tần số. Sau khi đi qua các đường truyền nội bộ được thiết kế để phù hợp với độ dài nghiêm ngặt, tín hiệu đồng hồ sẽ được phân phối đến các bộ điều khiển đầu ra độc lập. Mỗi kênh đầu ra đều trải qua quá trình tối ưu hóa kết hợp trở kháng chuyên dụng, cho phép kênh này điều khiển các đường PCB dài và kết nối đồng thời với nhiều đầu vào đồng hồ tải xuôi dòng, đồng thời loại bỏ hoàn toàn nhiễu xuyên âm tín hiệu giữa các kênh.
Đặc điểm chip đệm đồng hồ
So với các bộ đệm kỹ thuật số có mục đích chung, bộ đệm đồng hồ có một số đặc điểm không thể thay thế. Đầu tiên, chúng cung cấp độ lệch đầu ra kênh-đến-kênh cực kỳ thấp; độ lệch pha giữa các đầu ra trong các mô hình thương mại phổ biến thường được kiểm soát trong phạm vi hàng chục pico giây, trong khi các sản phẩm cấp-ô tô cao cấp-và thử nghiệm{6}}và-đo lường-có thể giới hạn độ lệch đồng bộ hóa xuống dưới 3 pico giây. Hiệu suất này-vượt trội hơn nhiều so với mức độ lệch nano giây{12}}có trong các bộ đệm logic mục đích chung-đảm bảo ở cấp độ phần cứng rằng các thành phần hạ nguồn như FPGA, CPU và ADC{15}tốc độ cao nhận được tín hiệu xung nhịp gần như được đồng bộ hóa hoàn hảo và xuất phát từ cùng một nguồn, do đó loại bỏ hoàn toàn nguy cơ sai lệch thời gian trong quá trình lấy mẫu nhiều thiết bị và xử lý cộng tác. Thứ hai, chúng cung cấp độ biến động pha phụ gia cực thấp; độ biến động tín hiệu do chính các bộ đệm đồng hồ hiệu suất cao này mang lại có thể được giữ ở mức dưới 100 femto giây. Điều này duy trì các đặc tính nhiễu-thấp của đồng hồ đầu vào ban đầu, đáp ứng đầy đủ các yêu cầu nghiêm ngặt về nhiễu pha của các giao diện nối tiếp tốc độ cao-vượt quá 10 Gbps và hệ thống thu thập dữ liệu tốc độ cao-GS/s{25}}. Hơn nữa, hầu hết các bộ đệm đồng hồ thông thường đều có khả năng cấu hình linh hoạt, cho phép tắt độc lập các kênh đầu ra nhàn rỗi để giảm mức tiêu thụ điện năng tổng thể. Chúng cũng tự động thích ứng với nhiều tiêu chuẩn tín hiệu đồng hồ chính thống khác nhau-chẳng hạn như LVPECL, LVDS, HCSL và CMOS-loại bỏ nhu cầu về mạch chuyển mức-bên ngoài bổ sung và đơn giản hóa đáng kể việc thiết kế mạng phân phối đồng hồ.
Mô hình cụ thể của chip đệm đồng hồ
Các thiết bị LMKDB là dòng bộ ghép kênh đồng hồ LP{2}}có độ giật cực thấp-HCSL hỗ trợ các tiêu chuẩn PCIe Gen 1 đến Gen 7 và tuân thủ các thông số kỹ thuật DB2000QL. Các thiết bị này cung cấp trình tự khởi động nguồn linh hoạt, đầu vào an toàn khi gặp sự cố, chân bật/tắt đầu ra độc lập, tính năng phát hiện mất tín hiệu (LOS) với chức năng tắt đầu ra tự động và loại bỏ nhiễu nguồn điện tuyệt vời, đồng thời hỗ trợ cả điện áp nguồn 1,8V và 3,3V.
Thông số chip đệm đồng hồ
|
Số lượng đầu ra |
8 |
|
Độ biến động RMS phụ gia (typ) (fs) |
19.2 |
|
Điện áp cung cấp lõi (V) |
1.8, 3.3 |
|
Điện áp cung cấp đầu ra (V) |
1.8, 3.3 |
|
Độ lệch đầu ra (ps) |
50 |
|
Phạm vi nhiệt độ hoạt động (độ) |
-40 đến 105 |
|
Đánh giá |
Danh mục |
|
Loại đầu ra |
LP-HCSL |
|
Kiểu đầu vào |
LP-HCSL |
Chú phổ biến: chip đệm đồng hồ, nhà sản xuất, nhà cung cấp chip đệm đồng hồ Trung Quốc

